Realisierung einer digitalen Frequenzanzeige für den Transceiver Yaesu FT-101Z

Die beschriebene Schaltung ist für den nachträglichen Einbau in den Transceiver YAESU FT101Z optimiert, kann jedoch durch nur geringen
Änderungsaufwand auch an andere Transceiver angepasst werden.

Um den nachträglichen Einbau in das Gerät soweit wie möglich zu vereinfachen, wurde bei der Schaltungsentwicklung insbesondere
darauf geachtet, elektrische und mechanische Änderungen am Transceiver weitestgehend zu vermeiden. Die Schaltung wird mit nur einer
Betriebsspannung von UB=+5V betrieben und kann mit Standart Logik-Bauelementen realisiert werden. 
Ein Abgleich der Schaltung ist nicht erforderlich.

Eine Abbildung der fertig aufgebauten Leiterplatte ist hier.

Auf Grund der im Transceiver zur Verfügung stehenden Signale bietet es sich an, die prinzipielle Funktionsweise der von YAESU entwickelten Schaltung zu übernehmen und hinsichtlich heute leicht verfügbarer Bauelemente zu überarbeiten [1].

        n
f = -------                (1)
        tG

f: gesuchte bzw. gemessene Frequenz
n: Anzahl der während tG gezählten Impulse
tG: Messzeit (Gatezeit)

Gleichung (1) macht auch deutlich, dass die Genauigkeit der gemessenen Frequenz im wesentlichen von der Genauigkeit der Gatezeit abhängig
ist. Da in dieser Anwendung nur auf 100 Hz genau gemessen wird, ist ein Gesamtfehler von <10-2 bei n zulässig. 
Anders gesagt: Der Oszillator, mit dem die Gatezeit tG bestimmt wird, muss in seiner Genauigkeit besser als 10-2 sein.

Die gesuchte Frequenz wird von der an Buchse J01 der Premix-Einheit (PB-1962) zur Verfügung stehenden Premix-Frequenz abgeleitet 
(vgl. Tabelle 1).

Tabelle 1: Premix-Frequenzen [1]

Mit der Wahl von tG=100 ms werden nur 1/10 der tatsächlich einlaufenden Impulsfolge erfasst. 
Gleichzeitig wird damit unterstellt, dass die Premix-Frequenz im Bereich ± 10 Hz genau ist. 
Durch einen weiteren Teiler 1:10 erreicht man die gewünschte Auflösung von 100 Hz.

Da die Premix-Frequenzen selbst nicht unmittelbar das gewünschte n ergeben, muss das Zählergebnis so manipuliert werden, 
dass die gesuchte Frequenz erreicht wird. Diese Manipulation lässt sich mit einem Preset durchführen. Damit wird aus Gleichung (1)

      n+m
f = -------                (2)
       tG

m: Preset für Zähler

Der Preset-Code für die Zählkaskade ist für jedes Digit, abhängig von der gewählten Betriebsart, in Tabelle 2 gegeben.

Tabelle 2: Preset-Code für Zähler [1]

Zur Verdeutlichung dieses Prinzips sei ein Beispiel gegeben:
gewählte Betriebsart CW, f=14000 kHz
nach Tabelle 1: fP=22988300 Hz
nach Tabelle 2: m=91011700
gem. Gleichung (2)

       22.988.300 + 91.011.700
f = -------------------------------- = 114.000.0
                10 x 10

Der durch die Addition auftretende Übertrag kann vernachlässigt werden, da er nicht verarbeitet wird.

Die Gesamtschaltung besteht aus den Funktionseinheiten

- Premix Converter
- Gatesignal-Erzeugung
- Steuersignal-Erzeugung
- Zähler/Anzeige
- Betriebsspannungsversorgung

3.1 Premix Converter

Der Premix Converter wandelt das sinusförmige Premix-Eingangs-Signal fP in ein Rechtecksignal um. 
Nach Verstärkung mit T3 wird fP dem als Null-Durchgangs-Detektor geschalteten IC36 zugeführt. 
Am Ausgang der Entkoppelstufe mit T2 steht schließlich ein TTL-Signal zur Verfügung [1].

Für T3 kann auch statt des hier eingesetzten Typs BF989 eine andere geeignete MOSFET-Tetrode verwendet werden (z.B. BF960 o.ä.). 
Bei Verwendung eines anderen Schalttransistors (T2) muss die maximal zu verarbeitende Frequenz von ca. f=40 MHz beachtet werden 
(vgl. Tabelle 1).

Der Aufbau des Premix Converters ist nicht problematisch, sofern ein einigermaßen HF-gerechter Aufbau gewählt wird 
(Masseführung, Signalführung).

3.2 Gatesignal-Erzeugung

Das Gatesignal wird von einem integrierten Quarzoszillator (IC35) mit fG=16 MHz abgeleitet. 
Diese Frequenz wurde aus zwei Gründen gewählt.
Mit dem CTRL-Signal (16 MHz) kann die Schaltung schnell und einfach auf ihre Funktion hin überprüft werden (vgl. 4.). 
Außerdem lässt sich auf einfache Weise das 80 Hz G-Signal ableiten, mit dem die notwendigen Steuersignale erzeugt werden 
(Teiler 1:200000 mit IC29 ... IC34).

3.3 Steuersignal-Erzeugung

Mit dem G-Signal (80 Hz) werden alle zur Steuerung der Schaltung benötigten Signale erzeugt. Diese sind

- das Gate-Steuersignal GS
- das Taktsignal für die Speicher-Register LOAD_R
- der Lade-Impuls für die Zähler LOAD_C
- das Taktsignal für die Zähler T10

Der Premix-Takt TP wird über ST3 und einem als Pegelwandler geschalteten Inverter (IC50) auf das Zähltor (IC24) geführt, 
dessen Öffnungszeit durch GS bestimmt ist. Die während der Toröffnungszeit passierenden Impulse werden mit IC28 und IC27 
(Teiler 1:10) zum Taktsignal T10 für die Zählkaskade umgesetzt. 
Das schematisch dargestellte Zeitdiagramm verdeutlicht die Funktionsweise.

Zeit-Diagramm für Steuersignal-Erzeugung (schematisch)

Mit einem Teiler 1:16 (IC22) wird aus G eine Impulsfolge mit t=200 ms erzeugt, die für je eine halbe Taktperiode das Zähltor öffnet. 
Während der zweiten Hälfte der Taktperiode wird das Zähltor nur für kurze Zeit (tL=25 ms) geöffnet. 
In diesem Zeitraum ist auch LOAD_C aktiv, so dass der Zähler wieder auf den mit S0 ... S4 gewählten Anfangswert gesetzt wird. 
Während der übrigen Zeit ist das Zähltor gesperrt. 
Mit LOAD_R wird nach jeweils 100 ms das aktuelle Zählergebnis in die Register übernommen.

Um zeitlich definierte Verhältnisse an den Takteingängen der Zähler und Register zu erhalten, werden diese Steuersignale 
mit IC26 und IC27 nachgetaktet.

Mit S0 ... S4 wird der von der jeweils eingestellten Betriebsart abhängige Preset-Code für die Zähler eingestellt. 
Da USB und LSB zeitlich konstant sind, kann hier auf ein Nachtakten verzichtet werden. 
Die durch Prellen des Schalters entstehenden Impulse auf USB und LSB können vernachlässigt werden, 
da sich bereits nach einigen Millisekunden ein stationärer Zustand einstellt.

Mit A und B wird durch ODER-Verknüpfung das Signal DIGIT_10 erzeugt, das bei Frequenzen unterhalb des 20m-Bandes 
das 10 MHz- Digit dunkel schaltet.

3.4 Zähler/Anzeige

Die Zählkaskade ist mit IC16 ... IC21 realisiert, wobei

IC21 dem 100 Hz-Digit
IC20 dem 1 kHz-Digit
IC19 dem 10 kHz-Digit
IC18 dem 100 kHz-Digit
IC17 dem 1 MHz-Digit
IC16 dem 10 MHz-Digit

zugeordnet ist. Das Zählergebnis wird in den Registern IC13 ... IC15 zwischengespeichert. 
Mit LOAD_R ist sichergestellt, dass nur das während der Gatezeit tG=100 ms ermittelte Zählergebnis zur Anzeige gebracht wird. 
Mit IC7 ... IC12 wird der BCD-Code in den 7-Segment-Code umgesetzt.

Die Anzeigeelemente IC1 ... IC6 sind auf einer externen Leiterplatte angeordnet, die hinter dem Sichtfenster montiert ist.

4. Aufbau der Schaltung

Der Aufbau selbst ist nicht problematisch. Die Schaltung kann auf einer Lochrasterplatte aufgebaut und verdrahtet werden. 
Es ist empfehlenswert, sich vor dem Aufbau ein paar Gedanken zur Lage der einzelnen Bauelemente zu machen, 
um einen Überblick über die Größe der Leiterplatte und die Leitungsführung zu erhalten.

Im folgenden seien ein paar Hinweise gegeben, um die Realisierung der Schaltung zu vereinfachen.

Das Ausgangssignal des Quarzoszillators hat TTL-kompatible Spannungspegel. Wegen der hohen Frequenz sollte die erste Teilerstufe so
realisiert werden, dass einerseits die Frequenz und andererseits die Spannungspegel verarbeitet werden können 
(erster Teiler mit FAST und nachfolgend ein ACT00). Um eine einwandfreie Funktion der Schaltung zu gewährleisten, 
gilt die allgemeine Forderung, dass die eingesetzten Bauelemente nicht außerhalb ihrer Technologie-Spezifikation betrieben werden 
(maximale Frequenz, Logik-Pegel).

Die Gesamtschaltung ist auf zwei Leiterplatten (Hauptplatine mit Zähler und Steuerfunktionen, Anzeigeplatine mit den 7-Segment-Anzeigen)
aufgebaut. Die Anzeigeplatine muss so bemessen werden, dass sie hinter das Sichtfenster mit einem kleinen Befestigungswinkel 
montiert werden kann.

Die Verbindung zwischen beiden Leiterplatten wird mit 40-poligem Flachbandkabel hergestellt (ST1, ST11). 
Die Betriebsspannung sowie die noch fehlende Verbindung für die letzte Diode (Diode f von IC1 muss nicht angeschlossen werden) 
muss separat geführt werden (ST2,ST21 sowie ST9,ST91).

Die Betriebspannung von UB=+5V wird mit einem integrierten Spannungsregler erzeugt. 
Um hochfrequente Störungen auf der Stromversorgung zu unterdrücken, sollte diese Leitung verdrosselt werden.

Nach dem Aufbau kann durch Umstecken der Steckbrücke ST3 die Schaltung auf richtige Funktion überprüft werden. 
Ist CTRL (16 MHz) das Eingangssignal, wird die Frequenz f=7.011.7 MHz angezeigt (vgl. 2.).

Aufgrund der Platzverhältnisse im Transceiver sind vom Verfasser Leiterplatten für SMD-Bauelemente entwickelt worden, 
die für den Einbau in den FT101Z optimiert sind.

5. Montage in den Transceiver FT101Z

Für die Montage in den Transceiver sind lediglich drei Lötverbindungen herzustellen. 
Die mechanischen Änderungen beschränken sich im wesentlichen auf das in [1] beschriebene Entfernen der Analog-Anzeige.

Abweichend von der in [1] dargestellten Montageanweisung wird die Leiterplatte an der Oberseite der Halterung für PB1962 und PB1960
befestigt. Wird eine Leiterplatte mit einseitiger Massefläche verwendet, ist damit gleichzeitig der Massekontakt hergestellt. 
Die Anzeigeplatine wird mit einem passenden Winkel auf der Halterung für den VFO-Antrieb befestigt.

Der Spannungsregler für die Betriebsspannungsversorgung ist direkt an der Halterungsplatte für PB1962 und PB1960 an einer der beiden
Schrauben mit Wärmeleitpaste angeschraubt. Die Halterungsplatte dient damit gleichzeitig als Kühlkörper. 
Die stromführenden Leitungen werden in der Luft verdrahtet (Isolierschläuche verwenden!).

Das Premix-Eingangssignal von Buchse J01 (PB-1962) wird mit Koaxialkabel auf die Schaltung geführt. Die Steuersignale USB und LSB werden direkt von J01 (PB-1964, AF Unit, zugänglich an der Unterseite des Gerätes) entnommen.

6. Ausblick

Das Schaltungsprinzip kann für jeden anderen Transceiver verwendet werden. 
Der hier wiedergegebene Preset-Code für den Zähler ist dann sicher nicht mehr gültig, 
so dass an dieser Stelle die Anpassung an das jeweilige Eingangssignal erfolgen muss.

Als Alternative für den Einsatz der sechs BCD/7-Segment-Decoder ist auch ein einziger Decoder denkbar, wobei dann allerdings ein Multiplexer
erforderlich ist. Auf diese Lösung wurde jedoch zugunsten einer einfacheren Schaltungsstruktur verzichtet. Wer sich den höheren
Stromverbrauch dieser Schaltungsvariante nicht leisten will oder kann, dem sei mit der oben genannten Variante ein Hinweis für eigene Entwicklungen gegeben.

Literatur
[1]: Instruction Manual FT-101ZD
      Yaesu Musen Co., Ltd., Tokyo, Japan